美國和中國的研究人員已經(jīng)在硅襯底上的互補(bǔ)逆變器電路中集成了氮化鎵n和p溝道場(chǎng)效應(yīng)晶體管（FET）。該制造避免了可能增加生產(chǎn)成本的復(fù)雜的再生步驟，該電路使用增強(qiáng)模式（常關(guān)）器件，從而降低了功耗。

　　研究人員認(rèn)為，單片集成是通過減小驅(qū)動(dòng)器電路和柵極之間的寄生電感來提高功率器件開關(guān)速度的關(guān)鍵方法。任何互補(bǔ)邏輯技術(shù)都能在300°C下進(jìn)行首次操作演示，這證明了GaN在惡劣環(huán)境下的低功耗數(shù)字應(yīng)用潛力。首先硅基板上生產(chǎn)了外延材料并激活p-GaN層。通過選擇性地去除p型層的干法蝕刻制造反相器的n-FET區(qū)域。執(zhí)行干臺(tái)面蝕刻，以實(shí)現(xiàn)n-FET和p-FET的電隔離。接下來，施加Ni / Au以提供p-FET的歐姆源極/漏極觸點(diǎn)和n-FET的柵電極，n-FET和p-FET的寬度分別為12μm和110μm。預(yù)期p-FET的性能比n-FET差主要?dú)w因于較高的歐姆接觸電阻。n-FET的閾值為+ 0.2V，p-FET的閾值為-1V，兩種設(shè)備都具有良好的夾斷行為。

　　據(jù)報(bào)道，在5V電源電壓（V_DD）的情況下，逆變器電路可以非常好的從高電壓到低電壓的切換過渡，且擺幅電壓V_swing為4.91V。輸入電壓為0.59V時(shí)，最大電壓增益為27V / V。由于n-FET的閾值低，高低轉(zhuǎn)換發(fā)生在0.2V左右，是V_DD值的一半。研究人員建議，使用Fin-FET三柵極結(jié)構(gòu)可以提高n-FET閾值。

　　研究人員發(fā)現(xiàn)將器件的工作溫度提高到300°C會(huì)降低增益以及最大可用電壓擺幅。減小的擺幅歸因于在高溫下p-FET的開/關(guān)電流比的降低。較高的溫度還會(huì)對(duì)高電平和低電平噪聲容限產(chǎn)生不利影響：室溫和300°C時(shí)分別為2.24V / 0.12V和1.75V / 0.04V。　

　　原文題目：Gallium nitride complementary logic on silicon using normally-off transistors