垂直溝道納米器件因其對柵長限制小、布線靈活及便于3D一體集成等天然優勢，在1納米邏輯器件/10納米DRAM存儲器及以下技術代的集成電路先進制造技術方面具有巨大應用潛力。 

　　要實現垂直溝道納米晶體管的大規模制造，須對其溝道尺寸和柵極長度進行精準控制。對于高性能垂直單晶溝道納米晶體管，現階段控制溝道尺寸最好方法是采用先進光刻和刻蝕技術，但該技術控制精度有限，導致器件性能波動過大，不能滿足集成電路大規模先進制造的要求。 

　　微電子所集成電路先導工藝研發中心朱慧瓏研究員團隊，在實現對柵極長度和位置精準控制的基礎上，提出并研發出了一種C型單晶納米片溝道的新型垂直器件（VCNFET）以及與CMOS技術相兼容的“雙面處理新工藝”，其突出優勢是溝道厚度及柵長/位置均由外延層薄膜厚度定義并可實現納米級控制，為大規模制造高性能器件奠定了堅實基礎，研制出的硅基器件亞閾值擺幅（SS）以及漏致勢壘降低（DIBL）分別為61mV/dec和8mV/V，電流開關比高達6.28x10⁹，電學性能優異。 

     近日，該研究成果以“Vertical C-Shaped-Channel Nanosheet FETs Featured with Precise Control of both Channel-Thickness and Gate-Length”為題發表在電子器件領域著名期刊IEEE Electron Device Letters(DOI: 10.1109/LED.2022.3187006）上，先導中心博士生肖忠睿為該文第一作者，朱慧瓏研究員為通訊作者。 

　　該研究得到科技部、中科院和北京超弦存儲器研究院的項目資助。 

　　論文鏈接：https://ieeexplore.ieee.org/document/9810318 

圖1 (a) 垂直納米片器件的TEM截面圖 (b) 器件溝道中心位置的納米束衍射花樣 (c) 外延硅溝道的TEM俯視圖 (d)-(f) 器件截面的EDS能譜圖 

圖2  垂直納米片器件的轉移輸出特性曲線