中國(guó)科學(xué)院院士黃如（王之康/攝） 

　　集成電路技術(shù)的發(fā)展已經(jīng)進(jìn)入后摩爾時(shí)代。

　　5月30日，中國(guó)科學(xué)院第二十次院士大會(huì)舉行學(xué)部第七屆學(xué)術(shù)年會(huì)全體院士學(xué)術(shù)報(bào)告會(huì)。中科院院士黃如在報(bào)告會(huì)上探討了后摩爾時(shí)代集成電路技術(shù)的發(fā)展態(tài)勢(shì)。她說(shuō)，當(dāng)前，集成電路技術(shù)發(fā)展進(jìn)入重要的歷史轉(zhuǎn)折期，線寬縮小不再是唯一技術(shù)路線，而是走向功耗和應(yīng)用為驅(qū)動(dòng)的多樣化發(fā)展路線，技術(shù)革新呈現(xiàn) N 分天下的態(tài)勢(shì)。

　　進(jìn)入后摩爾時(shí)代，隨著集成電路特征尺寸持續(xù)縮小，短溝道效應(yīng)、平面光刻衍射極限、統(tǒng)計(jì)不確定性、馮·諾伊曼能效瓶頸等問(wèn)題日益嚴(yán)重，集成電路技術(shù)發(fā)展面臨尺寸縮小瓶頸、能耗瓶頸及算力瓶頸等挑戰(zhàn)。

　　黃如指出，后摩爾時(shí)代的集成電路特征尺寸已經(jīng)進(jìn)入量子效應(yīng)顯著的范圍，引起一系列次級(jí)物理效應(yīng)，包括柵隧穿泄漏，載流子界面散射，強(qiáng)場(chǎng)速度飽和，源漏寄生電阻占比增大等。上述效應(yīng)導(dǎo)致功耗密度快速上升，芯片工作主頻提升主要受到散熱能力的限制。從另一個(gè)角度來(lái)說(shuō)，正是芯片的功耗瓶頸使得尺寸縮小難以維持既有的比例。

　　“盡管與經(jīng)典的等比例縮小路線有所偏離，近十年來(lái)集成電路技術(shù)發(fā)展依然高速發(fā)展，在器件、材料、工藝、設(shè)備、設(shè)計(jì)等領(lǐng)域頻繁的技術(shù)迭代推動(dòng)下，先進(jìn)邏輯制造技術(shù)進(jìn)入了 5 納米量產(chǎn)階段，2 納米技術(shù)正在研發(fā)，1 納米研發(fā)開(kāi)始部署。”黃如說(shuō)。

　　她認(rèn)為，后摩爾時(shí)代集成電路技術(shù)發(fā)展和未來(lái)趨勢(shì)呈現(xiàn)以下主要特點(diǎn)：在一定功耗約束下進(jìn)行能效比的優(yōu)化成為重要需求和主要發(fā)展趨勢(shì)；向第 3 個(gè)維度進(jìn)行等效的尺寸微縮或者集成度提升成為重要趨勢(shì)；從過(guò)去單一功能優(yōu)化走向多功能大集成；協(xié)同優(yōu)化成為后摩爾時(shí)代材料、器件、工藝、電路與架構(gòu)技術(shù)創(chuàng)新的重要手段。

　　黃如總結(jié)說(shuō)，集成電路技術(shù)正進(jìn)入重要的歷史轉(zhuǎn)折期，新原理、新結(jié)構(gòu)器件結(jié)合新材料、新工藝技術(shù)、新設(shè)計(jì)方法風(fēng)起云涌，學(xué)科交叉更強(qiáng)調(diào)深度和廣度的推進(jìn)。在先進(jìn)制造技術(shù)的基礎(chǔ)上，發(fā)展三維集成技術(shù)、系統(tǒng)級(jí)協(xié)同優(yōu)化技術(shù)，實(shí)現(xiàn)不同功耗約束下的多樣化系統(tǒng)集成，后摩爾時(shí)代集成電路技術(shù)發(fā)展呈現(xiàn)典型的“N 分天下”新態(tài)勢(shì)，經(jīng)典摩爾定律與等效縮比等超摩爾新定律并存相促，為集成電路發(fā)展開(kāi)辟了更多的道路。