目前，半導(dǎo)體主流制程主要采用硅作為主流材料。然而，隨著摩爾定律不斷延伸，芯片制程不斷縮小，芯片單位面積能容納的電晶體數(shù)目，也將逼近半導(dǎo)體主流材料硅的物理極限，芯片的性能也很難再進(jìn)一步提升。盡管一直以來(lái)科學(xué)界對(duì)二維材料寄予厚望，卻苦于無(wú)法解決二維材料高電阻、及低電流等問(wèn)題，以至于取代硅成為新興半導(dǎo)體材料一事，始終是空中樓閣。

　　先進(jìn)的超硅電子技術(shù)要求同時(shí)發(fā)現(xiàn)溝道材料和超低電阻觸點(diǎn)。原子薄的二維半導(dǎo)體在實(shí)現(xiàn)高性能電子器件方面有很大的潛力。然而，由于金屬誘導(dǎo)隙態(tài)（MIG）金屬-半導(dǎo)體界面上的能量勢(shì)壘從根本上導(dǎo)致高接觸電阻和低電流傳輸能力，迄今為止限制了二維半導(dǎo)體晶體管的改進(jìn)。

　　臺(tái)灣大學(xué)、臺(tái)積電與美國(guó)麻省理工學(xué)院使用半金屬鉍（Bi）材料制作二維材料的接觸電極，可大幅降低電阻并提高電流，促進(jìn)更小芯片制程的開(kāi)發(fā)。

　　研究人員制作了半金屬鉍和半導(dǎo)電單層過(guò)渡金屬二鹵化物（TMD）之間的歐姆接觸，其中MIG被充分抑制，TMD中的簡(jiǎn)并態(tài)在與鉍接觸時(shí)自發(fā)形成。通過(guò)這種方法，在單分子膜MoS₂上實(shí)現(xiàn)了零肖特基勢(shì)壘高度、123歐姆微米的接觸電阻和1135微安/微米的通態(tài)電流密度，這兩個(gè)值分別是有記錄以來(lái)的最低值和最高值。研究人員還證明了在各種單分子膜半導(dǎo)體，包括MoS₂，WS₂和WSe₂上可以形成良好的歐姆接觸，接觸電阻是二維半導(dǎo)體的一個(gè)重大改進(jìn)，接近量子極限。這項(xiàng)技術(shù)揭示了高性能單層晶體管的潛力，這種晶體管與最先進(jìn)的三維半導(dǎo)體不相上下，可以進(jìn)一步縮小器件尺寸，擴(kuò)展摩爾定律。

　　在這項(xiàng)工作中，麻省理工學(xué)院團(tuán)隊(duì)首先發(fā)現(xiàn)半金屬鉍（Bi）作為電極的可能性，隨后臺(tái)積電技術(shù)研究部門(mén)將鉍沉積制程進(jìn)行優(yōu)化，臺(tái)灣大學(xué)團(tuán)隊(duì)運(yùn)用氦離子束微影系統(tǒng)將元件通道成功縮小至納米尺寸。這項(xiàng)新技術(shù)的突破，將解決二維半導(dǎo)體進(jìn)入產(chǎn)業(yè)界的主要問(wèn)題，是集成電路能在后摩爾時(shí)代繼續(xù)前進(jìn)的重要技術(shù)。

　　此次利用半金屬鉍（Bi）作為二維材料的接觸電極可謂是邁向1nm甚至更先進(jìn)制程的關(guān)鍵一步。隨著芯片制程的不斷延伸，每突破一步都是非常困難，在未來(lái)1nm甚至1nm以下的工藝中，如何能夠把控好性能與功耗之間的平衡是目前需要突破的一大技術(shù)瓶頸。

　　這項(xiàng)新技術(shù)的突破，將解決二維半導(dǎo)體進(jìn)入產(chǎn)業(yè)界的主要問(wèn)題，是集成電路能在后摩爾時(shí)代繼續(xù)前進(jìn)的重要技術(shù)。

圖1 半金屬半導(dǎo)體接觸間隙態(tài)飽和的概念示意圖

　　該研究成果發(fā)表在《Nature》,2021，593：211–217 (2021), 題目：“Ultralow contact resistance between semimetal and monolayer semiconductors”。