晶體管尺寸的不斷縮小是當(dāng)今信息技術(shù)成功發(fā)展的關(guān)鍵。然而，隨著摩爾定律因功耗增加而達(dá)到極限，迫切需要開(kāi)發(fā)新的替代晶體管設(shè)計(jì)。

　　隨著晶體管尺寸的進(jìn)一步微縮，降低開(kāi)關(guān)和待機(jī)功耗，就必須克服亞閾值擺幅的熱電子極限，即亞閾值范圍內(nèi)每十倍電流增加所需的電壓。為了減少M(fèi)OS 電路的開(kāi)關(guān)和待機(jī)功率，降低晶體管的亞閾值擺幅至關(guān)重要。

　　然而，由于熱載流子注入的影響，CMOS 晶體管中存在 60 mV/dec 的固有亞閾值擺幅極限。 《國(guó)際器件與系統(tǒng)路線圖》預(yù)測(cè)，將來(lái)需采用CMOS以外的新材料新結(jié)構(gòu)來(lái)應(yīng)對(duì)晶體管的縮放挑戰(zhàn)。可替代場(chǎng)效應(yīng)晶體管（Alternative tunnel field-effect transistors，TFET）被認(rèn)為可以作為 CMOS 晶體管的主要替代物，因?yàn)?TFET 的亞閾值擺幅可降低至 60 mV/dec 以下。TFET 的運(yùn)行通過(guò)量子隧穿實(shí)現(xiàn)，不會(huì)像 CMOS 晶體管一樣因熱注入而限制亞閾值擺幅。

　　特別是，異質(zhì)結(jié) TFET 在低亞閾值擺幅和高導(dǎo)通電流方面具有重要的應(yīng)用前景。高導(dǎo)通電流對(duì)晶體管的快速運(yùn)行至關(guān)重要，因?yàn)榈碗娏鳁l件下將器件充電到開(kāi)啟狀態(tài)需要更長(zhǎng)的時(shí)間。與理論預(yù)期不同的是，由于異質(zhì)結(jié)中的界面問(wèn)題，先前開(kāi)發(fā)的異質(zhì)結(jié) TFET 顯示出比 CMOS 晶體管低 100-100000 倍的通態(tài)電流(100-100000 倍的運(yùn)行速度)。界面問(wèn)題阻礙了低功耗 TFET 替代 CMOS 晶體管。

　　韓國(guó)科學(xué)技術(shù)學(xué)院物理系教授 Sungjae Cho 領(lǐng)導(dǎo)的研究小組開(kāi)發(fā)出了一種厚度可控的黑磷隧道場(chǎng)效應(yīng)晶體管(TFET)，具有天然的異質(zhì)結(jié)隧道場(chǎng)效應(yīng)晶體管，其黑磷層厚度可隨空間變化而不存在界面問(wèn)題。該 TFET 在高導(dǎo)通電流下創(chuàng)造了最低的平均亞閾值擺幅，使得 TFET 能夠像傳統(tǒng)的 CMOS 晶體管一樣快速工作，并且具有更低功耗。該 TFET 的開(kāi)關(guān)功耗比傳統(tǒng)互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)晶體管低 10 倍，待機(jī)功耗低 10000 倍。研究小組表示，該黑磷隧道場(chǎng)效應(yīng)晶體管能夠取代傳統(tǒng) CMOS 晶體管，特別是解決了隧道場(chǎng)效應(yīng)晶體管運(yùn)行速度和性能問(wèn)題，為延續(xù)摩爾定律鋪平了道路。

圖 1 兩種制備的黑鱗 NHJ-TFET在| VD |≤0.7V下的黑鱗能帶特性和傳輸曲線

　　該研究成果發(fā)表在《Nature Nanotechnology》 ，Publication: 27 January 2020,15：203–206，題目： “Thickness-controlled black phosphorus tunnel field-effect　transistor for low-power switches” 。

　　摘譯自：

　　https://www.nature.com/articles/s41565-019-0623-7　

　　https://www.sohu.com/a/375740709_313834