首個(gè)晶圓級(jí)單片實(shí)現(xiàn)的常關(guān)、增強(qiáng)型（E型）共源共柵場(chǎng)效應(yīng)晶體管（FET）在中國西安電子科技大學(xué)研制成功，該場(chǎng)效應(yīng)晶體管由硅（Si）和氮化鎵（GaN）組件組成，這些組件通過低成本轉(zhuǎn)移印刷和自對(duì)準(zhǔn)蝕刻工藝組裝而成。

　　研究人員希望他們的技術(shù)能實(shí)現(xiàn)大規(guī)模的集成，將硅、氮化鎵和其他材料結(jié)合在一起的器件和電路的功能多樣化，并且避免了昂貴且復(fù)雜的金屬有機(jī)化學(xué)氣相沉積或晶圓鍵合步驟。

　　研究人員已經(jīng)開發(fā)AST傳輸技術(shù)已有一段時(shí)間了。這種最新的方法具有比以前更厚的AST，可以估算出各個(gè)步驟的產(chǎn)率：轉(zhuǎn)移效率為98.25％，接收器基板上沒有褶皺或裂紋的矩形達(dá)到93.78％，完全完成率為96.86％。轉(zhuǎn)移過程使研究人員能夠?qū)型Si MOSFET和D型GaN HEMT之間的互連距離減小到100μm左右。減小這種距離是避免寄生電感的關(guān)鍵。研究人員報(bào)告表示與傳統(tǒng)的芯片到芯片封裝器件相比，單片集成Si-GaN共源共柵FET的寄生電感估計(jì)可以降低98.59％。

　　共源共柵FET的導(dǎo)通電阻或驅(qū)動(dòng)電流取決于許多因素，例如Si器件與GaN器件之間的互連距離、互連金屬的厚度、器件的尺寸以及GaN HEMT的閾值電壓。通過優(yōu)化D型GaN HEMT的VTH，匹配Si-GaN器件的尺寸，加厚金屬互連并減小Si-GaN器件之間的距離，可以降低共源共柵FET的大導(dǎo)通電阻。

　　研究人員說，這種擺動(dòng)幅度大于競(jìng)爭(zhēng)對(duì)手的結(jié)構(gòu)，例如p-GaN柵極GaN HEMT和凹柵GaN HEMT。研究人員還發(fā)現(xiàn)，在一系列單獨(dú)的共源共柵FET上，行為具有良好的一致性。