垂直納米環(huán)柵晶體管是集成電路2納米及以下技術(shù)代的主要候選器件，但其在提高器件性能和可制造性等方面面臨著眾多挑戰(zhàn)。在2018年底舉辦的國際集成電路會議IEDM上，來自IMEC的Ryckaert博士¹將垂直納米器件的柵極長度及溝道與柵極相對位置的控制列為關(guān)鍵挑戰(zhàn)之一。 

　　微電子所先導(dǎo)中心朱慧瓏研究員及其課題組從2016年起針對相關(guān)基礎(chǔ)器件和關(guān)鍵工藝開展了系統(tǒng)研究，提出并實現(xiàn)了世界上首個具有自對準柵極的疊層垂直納米環(huán)柵晶體管（Vertical Sandwich Gate-All-Around FETs或VSAFETs），獲得多項中、美發(fā)明專利授權(quán)，研究成果近日發(fā)表在國際微電子器件領(lǐng)域的頂級期刊《IEEE Electron Device Letters》上（DOI: 10.1109/LED.2019.2954537）。 

　　      朱慧瓏課題組系統(tǒng)地研發(fā)了一種原子層選擇性刻蝕鍺硅的方法，結(jié)合多層外延生長技術(shù)將此方法用于鍺硅/硅超晶格疊層的選擇性刻蝕，從而精確地控制納米晶體管溝道尺寸和有效柵長；首次研發(fā)出了垂直納米環(huán)柵晶體管的自對準高k金屬柵后柵工藝；其集成工藝與主流先進CMOS制程兼容。課題組最終制造出了柵長60納米，納米片厚度20納米的p型VSAFET。原型器件的SS、DIBL和電流開關(guān)比（I_on/I_off）分別為86mV/dec、40mV和1.8*10⁵。 

　　該項目部分得到中國科學(xué)院集成電路創(chuàng)新研究院項目（Y7YC01X001）的資助。 

　　References: 

　　1. J. Ryckaert, "3D integration for density and functionality," in 2018 IEEE International Electron Devices Meeting (IEDM), short course, San Francisco, USA, 2018.