二維層狀半導體材料得益于原子級薄的厚度，受到靜電場屏蔽效應(yīng)減弱，利用門電壓可對其電學性能進行有效調(diào)控。利用二維層狀半導體材料構(gòu)建的多端憶阻晶體管（Memtransistor）可以模擬人腦中復(fù)雜的突觸活動，有望應(yīng)用于未來非馮架構(gòu)的神經(jīng)形態(tài)計算等。此外，相比于平面構(gòu)型，二維納米功能材料通常具有開放且潔凈的界面，使其能夠進行任意垂直組裝，可實現(xiàn)硅基半導體工藝所不能兼容的多層向上集成范式，從而在單位面積內(nèi)沿z軸獲得更高密度集成。因此，基于垂直架構(gòu)的二維納米電子學器件，已成為當前延續(xù)摩爾定律的重要研究方向之一。迄今為止，針對鐵電二維材料憶阻晶體管的研究仍然匱乏，尤其缺失具有垂直構(gòu)型的門電壓可調(diào)的憶阻器件的研究，主要原因在于傳統(tǒng)基于隧穿架構(gòu)的二維憶阻器難以在垂直方向兼具更高性能和有效柵極調(diào)控特性。 

　　近日，中國科學院金屬研究所沈陽材料科學國家研究中心與國內(nèi)多家單位合作，設(shè)計二維半導體與二維鐵電材料的特殊能帶對齊方式，將金屬氧化物半導體場效應(yīng)晶體管（MOSFET）與非隧穿型的鐵電憶阻器垂直組裝，首次構(gòu)筑了基于垂直架構(gòu)的門電壓可編程的二維鐵電存儲器。11月17日，相關(guān)研究成果以A gate programmable van der Waals metal-ferroelectric-semiconductor vertical heterojunction memory為題，在線發(fā)表在《先進材料》（Advanced Materials）上。 

　　科研團隊使用二維層狀材料CuInP₂S₆作為鐵電絕緣體層，利用二維層狀半導體材料MoS₂和多層石墨烯分別作為鐵電憶阻器的上、下電極層，形成金屬/鐵電體/半導體（M-FE-S）架構(gòu)的憶阻器；在頂部半導體層上方通過堆疊多層h-BN作為柵極介電層引入了MOSFET架構(gòu)。底部M-FE-S憶阻器件開關(guān)比超過10⁵，具有長期數(shù)據(jù)存儲能力，且阻變行為與CuInP₂S₆層的鐵電性存在較強耦合（圖1）。此外，研究通過制備3×4的陣列結(jié)構(gòu)展示了該型鐵電憶阻器件應(yīng)用于存儲交叉陣列【crossbar array，實現(xiàn)隨機存取存儲器（RAM）的關(guān)鍵結(jié)構(gòu)】的可行性（圖2）。進一步，研究在上方MOSFET施加柵極電壓，有效調(diào)控了二維半導體層MoS₂的載流子濃度（或費米能級），從而對下方M-FE-S憶阻器的存儲性能進行操控（圖3）。基于上述成果，科研人員展示了該型器件的門電壓可調(diào)多阻態(tài)的存儲特性（圖4）。 

　　本研究展示的門電壓可編程的鐵電憶阻器有望在未來人工突觸等神經(jīng)形態(tài)計算系統(tǒng)中發(fā)揮重要作用，并或推動基于二維鐵電材料制備多功能器件的開發(fā)。此外，該工作提出的MOSFET與憶阻器垂直集成的架構(gòu)可進一步擴展到其他二維材料體系，從而獲得性能更加優(yōu)異的新型存儲器。 

　　研究工作得到國家重點研發(fā)計劃“青年科學家項目”、國家自然科學基金青年科學基金項目/面上項目/聯(lián)合基金項目、沈陽材料科學國家研究中心等的支持。 

　　論文鏈接 

　　圖1.器件結(jié)構(gòu)設(shè)計及兩端鐵電憶阻器的存儲性能。a、器件結(jié)構(gòu)示意圖；b、器件的阻變行為；c、少層CuInP₂S₆的壓電力顯微鏡相位和幅值圖；d、器件在不同溫度下的輸運行為；e、存儲器的數(shù)據(jù)保持能力測試；f、存儲器開關(guān)比統(tǒng)計圖。