近日，由科技部主辦的首屆全國顛覆性技術創新大賽落下帷幕，中國科學院微電子研究所集成電路先導工藝研發中心朱慧瓏研究員課題組的“垂直自對準環柵晶體管集成制造技術”項目，從全國2724個報名參賽項目中脫穎而出，以領域賽和全國賽兩次均全票通過的優異成績，斬獲本次大賽的最高獎項——總決賽優勝獎（共36項）。 

　　垂直納米環柵晶體管因其在減小標準單元面積、提升性能和改善寄生效應等方面具有天然優勢，能滿足功耗、性能、面積和成本等設計要求，已成為集成電路2納米及以下技術代的主要候選器件，但其在器件性能提升和可制造性等方面面臨眾多挑戰。 

　　在專利指導研發和研發面向生產的指導思想下，朱慧瓏課題組從2016年起，對垂直晶體管的基礎器件和關鍵工藝開展了系統的專利布局和研發，提出并實現了世界上首個具有自對準柵極的疊層垂直納米環柵晶體管（Vertical Sandwich Gate-All-Around FETs或VSAFETs），在此基礎上又發明并制造出一種可精確控制單晶溝道尺寸的新型垂直納米環柵晶體管（Vertical C-channel FETs或VCCFETs）。課題組現已申請發明專利120多件，已獲授權發明專利50件，含美國授權專利12件；并先后完成了具有自對準柵極的p型/n型MOSFET、閃存器件，1T1C DRAM，TFET，Ge VSAFET和VCCFET等性能優異的垂直器件研發，部分成果發表在IEEE EDL、TED、Nano Letters等本領域頂級期刊上，成為ESI高引用/熱點論文和EDL編輯特選（Editors’Picks）論文。研制出的新型垂直晶體管對摻雜分布、溝道尺寸、柵長和柵極位置等極為關鍵的器件幾何參數實現了納米級精準控制，精度優于現先進光刻和刻蝕技術的水平；主要器件電學性能（開關比、開態電流、SS、DIBL、GIDL）超過目前已報道的同類器件，居世界領先水平。研發出的垂直納米環柵晶體管制造工藝與主流CMOS工藝兼容，便于3D一體集成，極大地改善了工藝波動，為在量產線進行大規模制造奠定了堅實基礎。