量子計(jì)算是未來(lái)信息技術(shù)發(fā)展的重要方向，在一些特定領(lǐng)域具有較大應(yīng)用潛力。基于硅量子點(diǎn)的量子比特是實(shí)現(xiàn)通用量子計(jì)算最有前景的方案之一，具有較長(zhǎng)的退相干時(shí)間和出色的CMOS制造工藝兼容性。目前，硅量子點(diǎn)量子計(jì)算正處在采用集成電路先進(jìn)制造工藝實(shí)現(xiàn)量子點(diǎn)規(guī)模集成并進(jìn)行量子比特?cái)U(kuò)展驗(yàn)證的關(guān)鍵研究階段。

　　近期，中國(guó)科學(xué)院微電子研究所集成電路先導(dǎo)工藝研發(fā)中心研究員殷華湘帶領(lǐng)的科研團(tuán)隊(duì)基于主流的體硅高κ/金屬柵FinFET工藝，提出了一種利用拐角效應(yīng)，在鉆石形Fin溝道頂部尖端實(shí)現(xiàn)載流子局域化，并借助柵極兩邊側(cè)墻的電勢(shì)限制，構(gòu)建量子點(diǎn)器件結(jié)構(gòu)的方案。該器件在先導(dǎo)中心8吋工藝線研制成功，集成方案完全兼容主流通用的先進(jìn)CMOS工藝。在制備過(guò)程中，研究人員先后優(yōu)化了Fin刻蝕、淺槽隔離等關(guān)鍵工藝，；在高κ/金屬柵后柵工藝中，利用氧化腐蝕的方法完成了襯底隔離的鉆石形硅Fin溝道形貌修飾。在20 K低溫電學(xué)測(cè)試中，該器件展示出明顯的庫(kù)倫振蕩電流。研究人員通過(guò)分析庫(kù)倫菱形穩(wěn)定圖，證明了該器件擁有較大的量子點(diǎn)充電能，具備在傳統(tǒng)CMOS FinFET工藝中實(shí)現(xiàn)量子點(diǎn)規(guī)模化集成的潛力。

　　相關(guān)研究成果發(fā)表在《電氣和電子工程師協(xié)會(huì)電子器件學(xué)報(bào)》（IEEE Transactions on Electron Devices，DOI: 10.1109/TED.2020.3039734）上，微電子所博士生顧杰為論文第一作者。殷華湘、微電子所副研究員張青竹為論文的通訊作者。研究工作得到科學(xué)技術(shù)部、國(guó)家自然科學(xué)基金委、中科院的支持。

　　（a）器件結(jié)構(gòu)示意圖及溝道截面TEM分析；（b）庫(kù)倫菱形穩(wěn)定圖及部分仿真分析