DRAM是存儲(chǔ)器領(lǐng)域最重要的分支之一。隨著尺寸微縮，傳統(tǒng)1T1C結(jié)構(gòu)的DRAM的存儲(chǔ)電容限制問題以及相鄰存儲(chǔ)單元之間的耦合問題愈發(fā)顯著，導(dǎo)致DRAM進(jìn)一步微縮面臨挑戰(zhàn)。基于銦鎵鋅氧（IGZO）晶體管的2T0C-DRAM有望克服1T1C-DRAM的微縮挑戰(zhàn)，在3D DRAM方面發(fā)揮更大的優(yōu)勢(shì)。但目前的研究工作都基于平面結(jié)構(gòu)的IGZO器件，形成的2T0C單元尺寸（大約20F2）比相同特征尺寸下的1T1C單元尺寸（6F2）大很多，使得IGZO-DRAM缺少密度優(yōu)勢(shì)。 

　　針對(duì)平面結(jié)構(gòu)IGZO-DRAM的密度問題，微電子所重點(diǎn)實(shí)驗(yàn)室劉明院士團(tuán)隊(duì)與華為海思團(tuán)隊(duì)聯(lián)合在2021年IEDM國際大會(huì)報(bào)道的垂直環(huán)形溝道結(jié)構(gòu)（Channel-All-Around, CAA）IGZO FET 的基礎(chǔ)上，再次成功將器件的關(guān)鍵尺寸（CD）微縮至50 nm。微縮后的IGZO FET具有優(yōu)秀的晶體管特性，包括約32.8 μA/μm的開態(tài)電流（Vth + 1 V時(shí)）和約92 mV/dec的亞閾值擺幅。同時(shí)，器件在-40 ℃到120 ℃的溫度范圍內(nèi)表現(xiàn)出了良好的熱穩(wěn)定性和可靠性。 

　　該研究成果有助于推動(dòng)IGZO晶體管在高密度3D DRAM領(lǐng)域的應(yīng)用。基于該成果的文章“Vertical Channel-All-Around (CAA) IGZO FET under 50 nm CD with High Read Current of 32.8 μA/μm (Vth + 1 V), Well-performed Thermal Stability up to 120 ℃ for Low Latency, High-density 2T0C 3D DRAM Application”入選2022 VLSI，且獲選Highlight文章。微電子所博士生段新綠和華為海思黃凱亮博士為共同第一作者，微電子研究所李泠研究員、耿玓副研究員以及華為海思景蔚亮博士為通訊作者。 

圖1. 關(guān)鍵尺寸（CD）50 nm的IGZO-CAA FET的截面電鏡圖 

圖2. 關(guān)鍵尺寸（CD）50 nm的IGZO-CAA FET的轉(zhuǎn)移輸出曲線