瑞士和美國的研究人員一直努力在硅光子集成電路（PIC）上集成III-V光電探測器結構。IBM ResearchZürich，ETH Zürich和IBM T.J. Watson研究中心的團隊開發了一種工藝，可與主流的互補金屬氧化物半導體（CMOS）電子制造相兼容。這是大規模部署的關鍵考慮因素，例如，這意味著消除金基觸點和過多的熱預算。

　　砷化銦鎵鋁（InAlGaAs）和磷化銦（InP）III-V材料具有可調節的直接帶隙和高載流子遷移率，具有65GHz帶寬和100gigabaud（GBd）數據接收的預制器件。這些特性將使緊湊型高速檢測器具有更低的暗電流和傳輸時間，更高的光檢測效率和熱穩定性，更小的占位面積和電容，并且無需使用跨阻放大器。

　　有源III-V結構由十個InAlGaAs壓縮量子阱組成，這些量子阱通過550℃金屬有機化學氣相沉積（MOCVD）生長在InP上。該結構在低于300°C的溫度下與具有氧化鋁結合層的Si-PIC晶片結合。研究人員預計InAlGaAs系統適用于覆蓋1310nm和1550nm兩個主要光通信波長的器件。

　　在電感耦合等離子體反應離子刻蝕（ICP-RIE）工具中，采用溴化氫/氧等離子體刻蝕技術在220nm絕緣體上硅（SOI）晶片上制備PIC。在III-V材料的晶圓鍵合之前，P將PIC覆在二氧化硅中并進行化學機械平面化。

　　使用氯氣ICP-RIE并用氫氟酸和硫酸濕法清洗形成光電探測器臺面。n型和p型側接觸“蝴蝶”區域是由InP的選擇性區域再生長形成的。錫用作n型摻雜劑，鋅用作p型摻雜劑。 p側包括一個摻雜鋅的InGaAs帽，以改善與金屬化層的歐姆接觸。

　　橫向電流收集方案將光傳播方向和載流子收集方向解耦，從而為超緊湊型設備提供高效率的光學限制。模擬結果表明，井中可能會發生彈道運輸（即最小程度的散射），因為載具不需要超調或穿過障礙物。

　　經過退火的金屬化工藝使用了兩級CMOS兼容工藝，其中包括鉬和鎢塞。該器件的幾何結構旨在優化O波段的吸收、低暗電流以及在同一平臺上協同集成光源和調制器的能力。

　　與下面的PIC的光學接觸還包括一個重新生長的InP錐形結構。該器件的外部量子效率估計高達69％。電容在毫微微法拉范圍內。研究人員建議，只有通過與CMOS電子器件整體集成的設備才能實現超小電容。在亞納安水平下，暗電流也很小。

　　研究人員測試了條寬為200nm和300nm的2μm長光電探測器的響應。 300nm寬的設備具有8.5GHz的3dB帶寬（f_ {3db}），而類似的具有直接接觸的設備的帶寬為1.5GHz。在100GBd開關鍵（OOK）的1295nm光信號調制下測試了200nm器件。電光帶寬約為65GHz。研究人員認為，調整設備的幾何形狀可以將帶寬增加到100GHz。為此，需要減少焊盤寄生效應。

　　該團隊還執行了100Gbit/s偽隨機比特序列OOK測試，通過數字插值演示了1.9x10^-3的誤碼率（BER）。該團隊評論說：“此實驗令人大開眼界，可以使用多級調制格式，允許每個通道具有更高的容量。我們還顯示了112Gbit/s的四電平脈沖幅度調制（PAM-4）信號的眼圖，其計算出的BER為9.8x10^-3，該信號已由實際示波器。”