成果展示
微電子所在低功耗智能感知平臺研發(fā)方面取得重要進展
近日，微電子所智能感知研發(fā)中心在低功耗智能感知平臺研發(fā)方面取得了多項突破性進展，成功研制了極低功耗處理器芯片。
智能感知平臺（結構如圖1所示）包括通用電阻、電容、磁阻式傳感器調(diào)理電路、低功耗處理器、低功耗廣域網(wǎng)通信模塊，可外掛目前主流的各種傳感器，完成感知層的數(shù)據(jù)分析、特征提取、數(shù)據(jù)壓縮和傳輸層的通信網(wǎng)絡協(xié)議以及應用層的應用程序，廣泛應用于工業(yè)自動化、便攜式設備、智能家居等領域。低功耗處理器作為智能感知平臺的核心器件，有著苛刻的功耗要求。
研發(fā)團隊在國家“863”項目、中科院“先導專項”、國家自然科學基金項目的支持下，將近/亞閾值技術應用于此類芯片，同時綜合采用智能電源/時鐘管理技術、超低漏電電路設計技術，成功研發(fā)出了極低功耗處理器芯片，功耗指標達到國際先進水平，與同類型芯片的對比結果如圖2所示。
近/亞閾值技術是近年來最前沿、最有效的極低功耗技術，能夠同時優(yōu)化系統(tǒng)的動態(tài)功耗及靜態(tài)功耗（如圖3所示）。研發(fā)團隊多年來一直專注于該技術的研究，先后研發(fā)出近/亞閾值標準單元庫、近/亞閾值存儲器、以及支持數(shù)字系統(tǒng)的時序設計技術。通過綜合采用近閾值晶體管特性、工藝偏差分析、噪聲容限優(yōu)化等前沿技術手段，這些IP庫能夠穩(wěn)定工作在0.5V，動態(tài)功耗下降19倍，靜態(tài)功耗下降7倍。該芯片采用智能電源/時鐘管理技術，可支持多種工作模式，包括Active、Low Power Active、Idle、Standby、BackUp、Off等模式，以保證芯片在不同的應用場景下，都能夠用最簡單的邏輯、最低的能量消耗來完成。為降低待機模式的漏電功耗，該芯片采用了超低漏電存儲器、超低漏電邏輯設計等技術，并結合精細的電源及IO管理策略，使得最低模式的漏電功耗僅25nA，達到當前極低功耗處理器芯片的領先水平。
測試結果表明，該芯片的性能及功耗指標已達到國際先進水平,滿足工業(yè)計量、遠程控制、醫(yī)療電子、無線傳感等物聯(lián)網(wǎng)節(jié)點的應用需求，致力于為快速發(fā)展的物聯(lián)網(wǎng)市場提供業(yè)內(nèi)最低功耗的智能感知平臺。
圖1 低功耗智能感知平臺框圖（左）與低功耗處理器芯片（右）
圖2 低功耗處理器性能功耗對比情況
圖3 低電壓技術的優(yōu)勢(左)及本處理器的低電壓效果圖(右)