超大規模獨立雙柵（IDG）InGaZnO-FET具有低漏電、操作靈活和三維集成的特點，有望實現高能效和高密度的存內計算。但其復雜的工作原理、增加的變化源和擴大的寄生效應阻礙了器件建模和電路設計。
針對上述問題，開發了一種可靠性感知的緊湊型模型（RaCM），研究了納米級 IDG IGZO TFT 的可靠性問題（BTI、多器件閾值電壓波動、錯位和寄生問題）。通過實驗（LCH~26nm）和 TCAD 校準，提出了一種 IDG-2T0C 多比特計算單元，它采用二極管連接寫入策略抑制變化，并采用獨立柵極增強數據完整性和保留方案。首次使用 28 納米 Si-CMOS 和 26 納米 IGZO 器件進行可靠性感知的混合電路仿真，它實現了高達 2766 TOPS/W 的歸一化能效 (EF)，和現有技術相比性能提高了3倍以上，且在1000s之后，CIFAR-10 推理精度損失小于 2%。
基于該成果的文章“Reliability-Aware Ultra-Scaled IDG-InGaZnO-FET Compact Model to Enable Cross-layer Co-design for Highly Efficient Analog Computing in 2T0C-DRAM”入選2023 IEDM。微電子所博士生徐麗華、陳楷飛、李智為共同第一作者，微電子所竇春萌研究員、楊冠華研究員和汪令飛研究員為共同通訊作者。
(a) 獨立雙柵非晶IGZO晶體管的原理圖和
(b) SEM圖
(c) 實現IDG-2T0C多值存儲的關鍵技術
(d) 三維多比特模擬全時域CIM 架構圖
綜合信息