東芝公司（Toshiba）宣布，該公司已根據使用小于當前主流技術功率的65奈米邏輯制程開發(fā)了快閃記憶體嵌入式制程，以及采用130奈米邏輯及類比電源制程開發(fā)了單層多晶矽非揮發(fā)性記憶體（NVM）制程。將最佳制程用于不同應用將使東芝能夠擴大其在微控制器、無線通訊積體電路（IC）、馬達控制驅動器和電源IC等領域的產品陣容。　　 

　　東芝推出適用于電源關鍵型應用的超低功耗快閃記憶體嵌入式邏輯制程，以及適用于低成本應用的單層多晶矽非揮發(fā)性記憶體（NVM）嵌入式制程。　　 

　　目前，物聯網（IoT）市場在部分領域對低功耗有著強勁的需求，包括穿戴和醫(yī)療照護相關的設備。作為回應，東芝采用了美國超捷半導體（SST）的第三代SuperFlash電池技術，以及其自有的65奈米邏輯制程技術。該公司還擁有微調電路和制程，用于開發(fā)其超低功耗快閃記憶體嵌入式邏輯制程。采用這種制程的微控制器針對消費和工業(yè)應用推出，可將功耗降低至當前主流技術的約60%。　　 

　　東芝計畫于2016會計年度推出短距離無線技術—藍牙低功耗（BLE）產品—的樣品。該公司還計畫將65奈米制程應用于其無線通訊IC產品系列，包括近距離無線通訊（NFC）控制器和非接觸式卡。這些無線通訊IC產品系列可最佳化利用低功耗特征。除了具備低功耗優(yōu)勢外，該制程技術還有助于縮短開發(fā)時間，因為開發(fā)過程中應用軟體能夠輕松寫入和重新寫入快閃記憶體。　　 

　　透過對提供超低功耗的設備進行工程改造，以進一步促進專門的快閃記憶體周邊電路技術及邏輯和類比電路技術的開發(fā)，東芝將滿足市場對低功耗應用持續(xù)成長的需求。該公司致力于以50uA/MHz操作為目標降低整個系統(tǒng)的功耗，以及針對物聯網開發(fā)創(chuàng)新產品。　　 

　　在關心成本是否顯著降低的應用方面，東芝已開發(fā)了一種NVM嵌入式制程，這種制程將IP開發(fā)公司億而得微電子（YMC）的單層多晶矽多次程式設計（MTP）電池應用于東芝的130奈米邏輯制程技術中。采用針對寫入時間的MTP規(guī)格可改善新制程的性能，同時將光罩圖案微影中增加的步數限制在三步或更少，甚至為零。　　 

　　NVM和類比電路嵌在單一晶片上，可將多晶片系統(tǒng)通常執(zhí)行的多個功能整合。此舉可減少終端數量，以及實現更小型化封裝。透過利用MTP來調整輸出精度，東芝將擴大其在高精度極為重要的領域的產品陣容，例如電源管理IC。130奈米非揮發(fā)性記憶體和65奈米快閃記憶體的樣品出貨計畫分別于2015年第四季和2016年第二季啟動。