2017年12月15日晚七點(diǎn)，中國(guó)科學(xué)院半導(dǎo)體所魯華祥研究員為國(guó)科大的同學(xué)們帶來了題為“神經(jīng)計(jì)算芯片與應(yīng)用”的精彩報(bào)告。這是由微電子學(xué)院主辦的“類腦芯片技術(shù)及應(yīng)用專題”系列科學(xué)前沿講座的最后一場(chǎng)。

　　魯華祥研究員的報(bào)告從5個(gè)方面展開“信息處理面對(duì)的挑戰(zhàn)”、“集成電路發(fā)展面臨的問題”、“類腦神經(jīng)計(jì)算的微電子技術(shù)及芯片”、“類腦神經(jīng)計(jì)算的國(guó)外發(fā)展?fàn)顩r”、“半導(dǎo)體所類腦神經(jīng)計(jì)算、芯片的發(fā)展情況”。 

　　魯華祥研究員根據(jù)當(dāng)前信息處理面對(duì)的挑戰(zhàn)，從性能、能耗、可靠性及容錯(cuò)性角度入手。在講座伊始，他講述了各國(guó)各時(shí)期人類為計(jì)算圓周率做出的努力。比如，在國(guó)外，有英國(guó)的威廉·山克斯，耗費(fèi)15年，在1874年得到小數(shù)點(diǎn)后707位（經(jīng)后人驗(yàn)證在528位已經(jīng)出錯(cuò)）；在國(guó)內(nèi)，有祖沖之將圓周率精確到小數(shù)點(diǎn)后6位（推測(cè)到第7位）。直到從圖靈在1936年提出的計(jì)算模型，馮·諾依曼在1945年提出的計(jì)算機(jī)體系架構(gòu)，到現(xiàn)在計(jì)算機(jī)可以達(dá)到2061億位錯(cuò)度。計(jì)算機(jī)速度可以每秒數(shù)萬億次運(yùn)算速度，存儲(chǔ)能力達(dá)到100G硬盤的存儲(chǔ)量與計(jì)算能力都有人腦不可比擬的特點(diǎn)。 

　　每一個(gè)電子信息領(lǐng)域工作者都知道當(dāng)前集成電路發(fā)展面臨問題——摩爾定律受限，2016年起，ITRS停止發(fā)布半導(dǎo)體集成電路技術(shù)路線圖。在當(dāng)前集成電路尺寸已達(dá)到7 nm，規(guī)模工業(yè)生產(chǎn)已達(dá)10 nm的時(shí)代，不能忽略由熱起伏限制器件性能的一致性、工藝的細(xì)微差異會(huì)導(dǎo)致器件參數(shù)的不一致性、隨機(jī)器件缺陷和失效、相鄰器件之間的耦合、低功耗帶來的可靠性問題。

　　魯華祥研究員認(rèn)為類腦神經(jīng)計(jì)算的微電子技術(shù)、芯片的發(fā)展可借鑒具有很好容錯(cuò)性能的動(dòng)物神經(jīng)系統(tǒng)。他提出生物系統(tǒng)中，神經(jīng)員的情況和電子器件類似。而生物神經(jīng)網(wǎng)絡(luò)具有十分可靠的信息處理能力，可以很好地探測(cè)隱藏在熱噪聲中的神經(jīng)信號(hào)——缺陷容錯(cuò)和噪聲容錯(cuò)。 

　　魯華祥研究員提出，中科院半導(dǎo)體研究所在實(shí)現(xiàn)串并行計(jì)算架構(gòu)這一芯片關(guān)鍵技術(shù)上，成功研制出CASSANN-V類腦神經(jīng)計(jì)算芯片。采用40 nm CMOS 工藝，集成16個(gè)神經(jīng)元集群，4000萬門，1億個(gè)左右的晶體管，芯片內(nèi)有65536個(gè)神經(jīng)元，200萬個(gè)神經(jīng)突觸，每秒262億次神經(jīng)突觸聯(lián)接。針對(duì)信息系統(tǒng)分析，超多變量最優(yōu)化（離散域）等應(yīng)用，計(jì)算能力比DSP、CPU、CPU芯片高4~5個(gè)數(shù)量級(jí)。魯華祥研究員最后為大家展示了中科院半導(dǎo)體研究所在近幾年開展類腦神經(jīng)計(jì)算的實(shí)施路線及研究發(fā)展計(jì)劃。 

　　最后是提問環(huán)節(jié)，幾位同學(xué)積極地提出疑惑，魯華祥研究員都作出認(rèn)真詳細(xì)的解答。 

　　最后魯華祥研究員為大家明確該領(lǐng)域未來進(jìn)一步研究和發(fā)展方向，不精確、非完整信息的類神經(jīng)計(jì)算技術(shù)和系統(tǒng)，高性價(jià)比的類神經(jīng)計(jì)算芯片、系統(tǒng)和設(shè)計(jì)技術(shù)、缺陷容錯(cuò)和噪聲容錯(cuò)的電路集成技術(shù)。希望這次講座可以激發(fā)大家對(duì)神經(jīng)計(jì)算芯片與應(yīng)用的興趣，在該領(lǐng)域做出貢獻(xiàn)。