日前，中科院EDA中心邀請美國德州大學(xué)奧斯丁分校DavidZ. Pan教授來京舉辦“極限尺寸下的納米芯片可制造性和可靠性設(shè)計(jì)（Nanometer IC Design for Manufacturability and Reliability in Extreme Scaling and Beyond）”研討會。中科院在京相關(guān)單位科研人員20余人參加了會議。  

　　DavidZ. Pan教授介紹了UTDA實(shí)驗(yàn)室的相關(guān)研究情況，以及多重曝光技術(shù)和光刻技術(shù)的設(shè)計(jì)、工藝等綜合研究情況。報(bào)告指出，當(dāng)CMOS特征尺寸到達(dá)22nm、14nm及以下時，雙重/多重曝光技術(shù)使得IC可制造性挑戰(zhàn)大大增加；采用TSV的3D集成技術(shù)獲得顯著進(jìn)展并初步商業(yè)化，然而TSV仍然面臨著巨大的可制造性挑戰(zhàn)，需要開發(fā)新的建模和設(shè)計(jì)技術(shù)來實(shí)現(xiàn)可靠的3D集成。在3D IC中，TSV會導(dǎo)致熱應(yīng)力，從而引起系統(tǒng)性能偏差和機(jī)械/電學(xué)相關(guān)的可靠性問題，層間模擬和物理設(shè)計(jì)技術(shù)被用來實(shí)現(xiàn)可靠的集成電路和系統(tǒng)整合。 

　　會后，在座科研人員與DavidZ. Pan教授就納米芯片可制造性技術(shù)和可靠性等問題進(jìn)行了交流。 

　　DavidZ. Pan于UCLA取得博士學(xué)位，2000-2003年就職于IBM T J Washington研發(fā)中心，現(xiàn)任美國德州大學(xué)奧斯丁分校電子信息工程學(xué)院教授、UTDA實(shí)驗(yàn)室主任，發(fā)表過180余篇國際高質(zhì)量學(xué)術(shù)論文，曾獲得Brasfield教獎金、ICCAD國際會議最佳論文獎等國際學(xué)術(shù)榮譽(yù)。 

　　研討會現(xiàn)場