參會(huì)嘉賓合影

　　2017年10月13日下午，首屆國(guó)際先進(jìn)光刻技術(shù)研討會(huì)勝利閉幕，本次會(huì)議為期兩天，由集成電路產(chǎn)業(yè)技術(shù)創(chuàng)新戰(zhàn)略聯(lián)盟主辦，中國(guó)科學(xué)院微電子研究所承辦，中芯國(guó)際(SMIC)、長(zhǎng)江存儲(chǔ)(YMTC)、華虹集團(tuán)、Mentor、ASML、KLA Tencor、南大光電(Nata)、上海微電子裝備(集團(tuán))股份有限公司(SMEE)、Synopsys、Toppan、JSR、東方晶源、沈陽(yáng)芯源贊助。會(huì)議共有200余人參會(huì)，分別來(lái)自中國(guó)、美國(guó)、德國(guó)、日本等世界各地眾多名企、廠商、科研機(jī)構(gòu)、高校等。

　　會(huì)議開(kāi)始，大會(huì)主席、集成電路產(chǎn)業(yè)技術(shù)創(chuàng)新戰(zhàn)略聯(lián)盟理事長(zhǎng)、科技部原副部長(zhǎng)曹健林，國(guó)家外專局原局長(zhǎng)馬俊如，科技部重大專項(xiàng)辦副巡視員、02專項(xiàng)實(shí)施管理辦公室副主任邱鋼先后為大會(huì)致開(kāi)幕詞，大會(huì)副主席、中科院微電子研究所所長(zhǎng)葉甜春就當(dāng)前行業(yè)趨勢(shì)做了分析報(bào)告，大會(huì)秘書(shū)長(zhǎng)、中科院微電子研究所計(jì)算光刻研發(fā)中心主任韋亞一研究員主持開(kāi)幕式。按照大會(huì)安排，在這兩天的時(shí)間里，來(lái)自Intel、IBM、Qualcomm(高通)、AMD、ASML、SMIC等公司的特邀嘉賓分別就擬定的主題做了特邀報(bào)告，深入分析了光刻領(lǐng)域先進(jìn)節(jié)點(diǎn)最新的技術(shù)手段和解決方案，內(nèi)容豐富，包含7nm及以下節(jié)點(diǎn)的計(jì)算光刻技術(shù)、SMO、DTCO、EUV、DSA、Design rules、光刻設(shè)備、材料等。會(huì)后，參會(huì)嘉賓進(jìn)行合影留念。

　　會(huì)議開(kāi)始，大會(huì)主席、集成電路產(chǎn)業(yè)技術(shù)創(chuàng)新戰(zhàn)略聯(lián)盟理事長(zhǎng)、科技部原副部長(zhǎng)曹健林致開(kāi)幕詞

　　國(guó)家外專局原局長(zhǎng)馬俊如致開(kāi)幕詞

　　科技部重大專項(xiàng)辦副巡視員、02專項(xiàng)實(shí)施管理辦公室副主任邱鋼致開(kāi)幕詞

　　大會(huì)副主席、中科院微電子研究所所長(zhǎng)葉甜春就當(dāng)前行業(yè)趨勢(shì)做分析報(bào)告

　　大會(huì)秘書(shū)長(zhǎng)、中科院微電子研究所計(jì)算光刻研發(fā)中心主任韋亞一研究員主持開(kāi)幕式

　　來(lái)自IBM的Takashi Hisada（左上）介紹應(yīng)用于識(shí)別計(jì)算的新興硬件技術(shù)，在大數(shù)據(jù)時(shí)代大量的非結(jié)構(gòu)數(shù)據(jù)變得越來(lái)越重要，基于機(jī)器學(xué)習(xí)的器件重構(gòu)值得期待。報(bào)告中介紹了神經(jīng)形態(tài)器件，同時(shí)先進(jìn)的三維封裝技術(shù)和采用遞歸神經(jīng)網(wǎng)絡(luò)算法的硬件具有降低互連密度的潛能。

　　來(lái)自ASML的Jan Mulkens（右上）首先介紹了套刻誤差的改善方案，然后介紹了用于優(yōu)化曝光系統(tǒng)菜單的最新量測(cè)技術(shù)及計(jì)算控制方法。相比于邏輯器件，3D NAND面臨的光刻挑戰(zhàn)主要源自于晶圓中的多層結(jié)構(gòu)。最后，為了滿足套刻誤差和焦深控制，報(bào)告介紹了解決晶圓翹曲及晶圓量測(cè)所面臨問(wèn)題的解決方案。

　　來(lái)自Mentor的Steffen Schulze（左下）介紹了工業(yè)界對(duì)集成電路進(jìn)行面積縮減的趨勢(shì)——通過(guò)結(jié)合特征尺寸縮減，器件和設(shè)計(jì)結(jié)構(gòu)的創(chuàng)新等方法。EUV光刻技術(shù)的應(yīng)用為圖形化帶來(lái)新的機(jī)遇和挑戰(zhàn)。計(jì)算光刻技術(shù)使得進(jìn)一步的尺寸縮減成為可能。最后為延續(xù)摩爾定律，報(bào)告介紹了技術(shù)需求，重要的EDA解決方案及發(fā)展趨勢(shì)。

　　來(lái)自AMD的Jason Cain（右下）報(bào)告中提出一種可以識(shí)別歸類(lèi)設(shè)計(jì)規(guī)則之外圖形的方法。隨著器件尺寸的縮小，在先進(jìn)的節(jié)點(diǎn)下不能僅僅依賴于開(kāi)發(fā)一套工藝和設(shè)計(jì)規(guī)則就可以滿足性能的需求，設(shè)計(jì)和工藝協(xié)同優(yōu)化（DTCO）可以權(quán)衡設(shè)計(jì)和工藝的各種因素，從而而得到最佳的解決方案。

　　來(lái)自Qualcomm的Da Yang（左上）的報(bào)告指出在半導(dǎo)體工藝技術(shù)的發(fā)展在追隨摩爾定律的同時(shí)，保證功耗、性能、面積、成本繼續(xù)平衡變得越來(lái)越困難。工業(yè)界通過(guò)嚴(yán)格的DTCO技術(shù)提出了193i光刻下合理的解決方案，然而這增加了工藝的成本和設(shè)計(jì)復(fù)雜度。EUV將提供進(jìn)一步縮小周期的可能性，對(duì)于5nm及以下節(jié)點(diǎn)，雖然物理設(shè)計(jì)思路是明確的，但器件的創(chuàng)新和新的互聯(lián)材料的發(fā)展仍然是工藝的瓶頸。傳統(tǒng)的DTCO多受限于物理設(shè)計(jì)、器件、圖形優(yōu)化等各自單獨(dú)的領(lǐng)域。未來(lái)的發(fā)展趨勢(shì)將需要設(shè)計(jì)、工藝、材料和設(shè)備等各個(gè)領(lǐng)域的廣泛合作，以戰(zhàn)勝技術(shù)挑戰(zhàn)，追隨摩爾定律。

　　來(lái)自HXT的Ying Li（右上）報(bào)告中指出，從10nm節(jié)點(diǎn)開(kāi)始，設(shè)計(jì)一個(gè)高端服務(wù)器的處理器需要著重考慮性能、成本和良率的影響。同時(shí)報(bào)告分享了有利于光刻工藝的集成電路物理設(shè)計(jì)流程。

　　來(lái)自Synopsys的Srinivas Raghvendra（左下）的報(bào)告介紹了Synopsys的一系列仿真工具，將傳統(tǒng)的DTCO（設(shè)計(jì)與工藝協(xié)同優(yōu)化）中的仿真技術(shù)進(jìn)一步精確化和嚴(yán)格化。在設(shè)計(jì)端能夠產(chǎn)生更優(yōu)化的設(shè)計(jì)規(guī)則，在制造端，則將仿真范圍從簡(jiǎn)單的測(cè)試圖形擴(kuò)大到整個(gè)標(biāo)準(zhǔn)單元，從而得到更優(yōu)良的光刻性能，最后展示了一些實(shí)際結(jié)果。

　　來(lái)自ASML Brion的Stephen Hsu（右下）介紹了基于傳統(tǒng)的光源掩模協(xié)同優(yōu)化（SMO）流程，報(bào)告中提出了一種用于先進(jìn)節(jié)點(diǎn)邏輯器件和存儲(chǔ)器件的SMO流程，該流程能夠?yàn)閮?yōu)化光源和掩模提供最大的靈活度。SMO與生俱來(lái)的優(yōu)點(diǎn)是能夠提供用于SRAF放置的模型。SMO應(yīng)用領(lǐng)域不再局限于優(yōu)化光源和掩模，還包括了波前和目標(biāo)圖形優(yōu)化。同時(shí)模擬了光刻膠效應(yīng)的影響。隨著EUV進(jìn)入量產(chǎn)階段，SMO面臨了許多挑戰(zhàn)，如CRAO(chief-ray-angle-at-object)導(dǎo)致的吸收陰影效應(yīng)、M3D模型的進(jìn)一步優(yōu)化等。最大的挑戰(zhàn)是考慮隨機(jī)圖形放置誤差情況下的PW/MEEF/PV-Band的平衡。針對(duì)這一問(wèn)題，提出了隨機(jī)邊緣放置誤差的概念(SEPE)。SEPE和空間像的斜率有關(guān)，因此在EUV光瞳優(yōu)化中需要著重考慮對(duì)比度的影響。目前，SMO已經(jīng)成為一個(gè)應(yīng)用于先進(jìn)邏輯和存儲(chǔ)器節(jié)點(diǎn)技術(shù)研發(fā)的平臺(tái)，不僅定義了光源形狀，同時(shí)研究了可能圖形解決方案，提供了未來(lái)設(shè)計(jì)的方向以及圖形微縮的路線。

　　來(lái)自SMIC的Ken Wu（左上）的報(bào)告介紹了光源掩膜協(xié)同優(yōu)化(SMO)的理論和應(yīng)用、EUV仿真進(jìn)展。報(bào)告中指出隨著我國(guó)半導(dǎo)體制造來(lái)到14nm節(jié)點(diǎn)，光刻面臨著越來(lái)越多的挑戰(zhàn)，光源掩膜協(xié)同優(yōu)化(Source Mask Co-Optimization, SMO)已成必然。在研究了大多數(shù)類(lèi)別的光刻圖形之后，認(rèn)為在多數(shù)情況下光學(xué)對(duì)比度和角度是曝光容忍度(Exposure Latitude, EL)、焦深(Depth of Focus, DOF)、掩膜誤差因子(Mask Error Factor)等參數(shù)優(yōu)良與否的關(guān)鍵。在特定情況下，最佳工藝窗口或許與最佳光學(xué)對(duì)比度沒(méi)有關(guān)系。因此，為了達(dá)到線寬和聚焦深度的要求，需要平衡圖像對(duì)比度，并避免曝光設(shè)置具有相關(guān)性，從而也使得OPC更加簡(jiǎn)單。

　　來(lái)自Mentor的Gandharv Bhatara（右上）的報(bào)告介紹了Mentor設(shè)計(jì)的EDA工具，從設(shè)計(jì)到制造的整個(gè)流程。內(nèi)容涉及降低設(shè)計(jì)風(fēng)險(xiǎn)，發(fā)掘制造潛力，快速識(shí)別和解決光刻版圖相關(guān)的問(wèn)題，進(jìn)而降低制造成本和縮短產(chǎn)品遞交周期。

　　來(lái)自Intel的Wang Yueh （左下）為大家介紹了亞10nm節(jié)點(diǎn)中光刻材料的最新進(jìn)展及面臨的問(wèn)題，同時(shí)介紹了EUV光刻技術(shù)從研究到應(yīng)用階段中面臨的問(wèn)題：光刻機(jī)，掩模，光刻膠。報(bào)告中著重介紹了EUV光刻膠面臨的基礎(chǔ)性問(wèn)題，包括分辨率，LWR和敏感度，特別是關(guān)鍵尺寸進(jìn)入到個(gè)位數(shù)納米的時(shí)代，光刻膠仍將面臨巨大挑戰(zhàn)。

　　來(lái)自JSR的Toru KIMURA（右下）做了精彩的報(bào)告。隨著半導(dǎo)體工藝步入7nm及以下節(jié)點(diǎn)，器件的制造需要進(jìn)一步擴(kuò)展193nm浸沒(méi)式光刻技術(shù)，甚至引入13.5nm EUV光刻技術(shù)，目前，193nm浸沒(méi)式光刻需要進(jìn)一步改善工藝窗口和缺陷度。JSR正在研發(fā)用于碳硬掩模及硅材料表面旋涂的多層膜旋涂技術(shù)，有利于改進(jìn)工藝窗口，同時(shí)報(bào)道了EUV光刻膠在敏感度和線寬粗糙度方面的進(jìn)展。

　　來(lái)自Toppan的Shinji Kunitani（左上）報(bào)道了光學(xué)掩模和EUV掩模的最新進(jìn)展：Toppan公司去年引入了先進(jìn)的EB writer；完成了用于10nm的掩模制造工藝；當(dāng)前正在研發(fā)應(yīng)用于7nm/5nm的最新技術(shù)。

　　來(lái)自KLA-Tencor的Neeraj Khanna（右上）指出傳統(tǒng)光刻工藝窗口研究以焦深和曝光劑量為核心。然而，對(duì)于14nm以下設(shè)計(jì)節(jié)點(diǎn)，工程師們必須對(duì)高度復(fù)雜工藝中，新的系統(tǒng)缺陷進(jìn)行更廣泛的參數(shù)集評(píng)估。

　　來(lái)自IBM的Kafai Lai（左下）報(bào)告中指出，光刻技術(shù)是支撐半導(dǎo)體器件尺寸沿著摩爾定律縮小的保障，在光刻技術(shù)中，諸多超越衍射極限的技術(shù)使得半導(dǎo)體技術(shù)節(jié)點(diǎn)從1um發(fā)展到今天的5nm。這些技術(shù)涵蓋了物理（波長(zhǎng)，數(shù)值孔徑），計(jì)算（OPC,SMO），和材料（DSA）方面的創(chuàng)新。然而，器件結(jié)構(gòu)的偏差和電學(xué)性能的偏差正在侵蝕光刻分辨率提高所帶來(lái)器件性能的提升。因此，未來(lái)的光刻技術(shù)仍然需要克服這些偏差。在本報(bào)告中，我們給出了光刻技術(shù)及相關(guān)的設(shè)計(jì)、工藝的一個(gè)全局性視角。我們?cè)跍\析在馮·諾依曼和非馮·諾依曼計(jì)算架構(gòu)下的偏差問(wèn)題。

　　來(lái)自復(fù)旦大學(xué)的鄧海（右下）介紹了定向自組裝(DSA)圖形技術(shù)，它將在7nm和更遠(yuǎn)的范圍內(nèi)得到應(yīng)用。多年來(lái)，IBM和IMEC等對(duì)傳統(tǒng)的DSA材料，如PS-b-PMMA，進(jìn)行廣泛地研究。然而，除了缺陷問(wèn)題，10nm的最大分辨率限制了它的潛力。高x共聚物是目前最具前景的DSA材料，其分辨率超過(guò)7nm。然而，據(jù)報(bào)道，退火時(shí)間太長(zhǎng)以至于無(wú)法應(yīng)用到半導(dǎo)體工藝，要在2min內(nèi)獲得完整的組裝光刻圖形是非常困難的。報(bào)告中提出了新的高x DSA共聚物，用于100℃以下的快速組裝。通過(guò)SAXs、TEM和SEM，并且證明了這種新的DSA系統(tǒng)在80℃退火1min后，達(dá)到了4.4 nm或更低的分辨率。

　　來(lái)自HLMC的陳力鈞（左上）的報(bào)告主要展示了把縫合技術(shù)應(yīng)用于CMOS圖像傳感器的系統(tǒng)性研究實(shí)驗(yàn)。縫合技術(shù)的主要難點(diǎn)和解決方案包括縫合方案的建立，優(yōu)化芯片版圖，建立設(shè)計(jì)規(guī)則，優(yōu)化版圖設(shè)計(jì)和設(shè)備監(jiān)控等。實(shí)驗(yàn)中的傳感器基于0.55um COMS工藝和縫合技術(shù)進(jìn)行設(shè)計(jì)和制造。最終，實(shí)驗(yàn)在12寸晶圓上制造出的CMOS圖像傳感器面積為28.3mm×38.8mm，擁有4200萬(wàn)像素。同時(shí)，為驗(yàn)證傳感器的性能與可靠性，在12寸晶圓上最大可以制造出尺寸為203mm(v.)×179mm(h.)的傳感器，擁有大約18億個(gè)像素。

　　來(lái)自于TEL的 Kenjiro Nawa （右上）的報(bào)告報(bào)道了一種基于自限制、自對(duì)準(zhǔn)和自導(dǎo)向的原子級(jí)等離子體工藝。ALE和ALD應(yīng)用于亞10nm節(jié)點(diǎn)下的共行及可靠性制造以及高深寬比的情況。這類(lèi)工藝不僅完善了現(xiàn)有的工藝流程同時(shí)有利于新型的集成方案。該集成方案能夠能持續(xù)改進(jìn)新型器件的性能、成本和良率。

　　來(lái)自Cymer的Will Conly（左下）的報(bào)告指出，為了滿足當(dāng)前技術(shù)節(jié)點(diǎn)產(chǎn)量和器件性能的需求，光刻技術(shù)已經(jīng)在CD控制和套刻工藝能力方面有了很大的提高。光源制造廠商的目標(biāo)是進(jìn)一步提高性能，減小參數(shù)變化對(duì)產(chǎn)品的影響，在這個(gè)報(bào)告中，Cymer提供了一種確定帶寬變化對(duì)CD，曝光劑量，焦面位置的影響的方法，基于這個(gè)方法建立的動(dòng)態(tài)模型，對(duì)于更好的理解帶寬變化對(duì)SMO和OPC模型的精度的影響，具有很大的幫助。

　　來(lái)自Gigaphtoton的Akiyoshi Suzuki（右下）的報(bào)告介紹了Gigaphoton用于大規(guī)模生產(chǎn)的高輸出能量LPP-EUV光源的發(fā)展現(xiàn)狀，Gigaphoton已經(jīng)進(jìn)入了用于大規(guī)模生產(chǎn)的EUV光源開(kāi)發(fā)階段，基于已有的實(shí)驗(yàn)結(jié)果和理論分析，他們已經(jīng)明確了保證輸出能量在250W及以上的各個(gè)參數(shù)之間的關(guān)系。目前，他們的第一代用于大規(guī)模生產(chǎn)的EUV光源正在建設(shè)當(dāng)中，雖然尚未完成，但是已有的結(jié)果表明，這個(gè)光源的輸出能量可以達(dá)到100W的級(jí)別。

　　會(huì)議提問(wèn)環(huán)節(jié)

　　會(huì)議現(xiàn)場(chǎng)