9月7日，英國利物浦約翰摩爾大學Zhigang Ji博士來微電子所進行學術交流，并作了題為“Advanced CMOS device characterization and modelling for reliability-aware device/circuit co-design”的學術報告。微電子所青促會小組成員、微電子重點實驗室副研究員畢津順主持交流會。全所科研人員、研究生共40余人參加了交流會。
Zhigang Ji在報告中指出，隨著半導體制造結點越來越小，電路可靠性問題日受到關注，電路/系統的可靠性問題和更高錯誤率對制造性設計的要求逐步提高，迫切需要優化設計性能、可靠性、功耗和成本，而傳統的電路模型和表征技術已很難滿足要求。Zhigang Ji介紹了先進互補金屬氧化物半導體（CMOS）器件在電路/系統中的可靠性設計和模型，以及一種改進型缺陷中心框架及其與商業電路模擬器的集成。該框架已被實驗證明適合22納米以下結點技術。他詳細講解了利用該框架改進和提高IMEC的先進Ge/III-V器件的技術開發過程，并同與會人員就電路可靠性等領域進行了熱烈的學術討論。
Zhigang Ji博士現任英國利物浦約翰摩爾大學高級講師，研究重點是先進邏輯和存儲器件的退化現象和可靠性建模以及電路/系統的交互問題，先后發表期刊和會議論文60余篇，部分研究成果已被應用到吉時利儀器產品。
交流會現場
綜合信息