近日，2025年超大規(guī)模集成電路研討會(huì)（VLSI 2025）在日本京都召開。集成電路制造技術(shù)全國重點(diǎn)實(shí)驗(yàn)室3篇學(xué)術(shù)論文入選，研究成果覆蓋了邏輯GAA晶體管技術(shù)、三維存算一體芯片技術(shù)、氧化物器件熱穩(wěn)定性優(yōu)化技術(shù)等多項(xiàng)學(xué)術(shù)前沿領(lǐng)域，這是微電子所連續(xù)7年在VLSI大會(huì)上發(fā)表論文。

在GAA晶體管多閾值技術(shù)研究方面發(fā)表論文1篇，內(nèi)容包括：提出了一種全偶極子CMOS集成的多閾值技術(shù)方法，首次利用原子級(jí)界面偶極子緩沖層（AIDBL）實(shí)現(xiàn)多級(jí)閾值的精細(xì)調(diào)控，構(gòu)建了完全無金屬功函數(shù)層（WFM-free）介入的CMOS集成路徑。（論文題目：First Demonstration of 9N+9P Complete Dipole Multi-VTs CMOS Integration with Atomic Interfacial Dipole Buffer Layer Technique in GAA NSFETs，博士研究生魏延釗為第一作者，姚佳欣副研究員、殷華湘研究員為通訊作者。）

在三維存算一體芯片研究方面發(fā)表論文1篇，內(nèi)容包括：實(shí)現(xiàn)了8層3D VRRAM與CMOS計(jì)算電路的片上集成，通過巧妙的氧化物刻蝕和金屬沉積實(shí)現(xiàn)了3D VRRAM和CMOS計(jì)算電路的直接通信，構(gòu)建了1Mb高算力密度的三維存算一體芯片。（論文題目：First Implementation of Monolithic Integrated CIM with 1Mb Ultra-high-density 8-layer 3D VRRAM, Achieving High Computing Density (204.8GOPs/mm²) and FoM (2.13×10⁶?GOPS²/W/mm²) for Efficient Scientific Computing，碩士研究生馬彩蓮和博士后孫文絢為共同第一作者，許曉欣研究員、張鋒研究員為通訊作者。）

在氧化物器件熱穩(wěn)定性優(yōu)化研究方面發(fā)表論文1篇，內(nèi)容包括：基于第一性原理-分子動(dòng)力學(xué)模擬（AIMD）-TCAD器件仿真聯(lián)合計(jì)算方法，構(gòu)建了氧化物半導(dǎo)體界面的原子級(jí)模型，驗(yàn)證了400 ℃的后退火溫度下亞納米級(jí)插層調(diào)控的銦鎵鋅氧（IGZO）晶體管具有良好的器件特性和PBTI可靠性。（論文題目：First Demonstration of Atomic-Interlayer-Tuning Driven by First Principles Calculations and Atomic Layer Deposition towards High Thermal Stable BEOL IGZO-FETs with SS=62mV/dec, PBTI < 7mV@ 3MV/cm and 353K，博士研究生李旭帆、顧宸以及助理工程師余童為共同第一作者，白子恒助理研究員、汪令飛研究員以及李泠研究員為通訊作者。）