日前，微電子所微電子器件與集成技術重點實驗室劉明院士團隊在阻變存儲器（RRAM）三維垂直交叉陣列研究領域取得了突破性進展，提出了自對準高性能自選通阻變存儲器結構，為高密度、低成本三維垂直交叉陣列的制備提供了解決方案，以題為“Fully CMOS compatible 3D vertical RRAM with self-aligned self-selective cellenabling sub-5nm scaling”（通訊作者：呂杭炳、劉明）的論文被2016 Symposia on VLSI Technology and Circuits（簡稱VLSI國際研討會）接收，第一作者許曉欣在會上進行了口頭報告。這是中國科學院首次作為第一作者單位在該國際會議上發(fā)表論文。 

　　在實現(xiàn)阻變存儲器高密度應用方面，垂直結構的交叉陣列具有制備工藝簡單，成本低廉等優(yōu)點。自選通阻變器件是該陣列架構的核心，一般由選通層和阻變層組成。當垂直交叉陣列極限微縮時，層間的漏電會將成為重要的問題。針對這一問題，劉明課題組在國際上首次提出了采用自對準技術構建自選通阻變器陣列架構的方法，有效消除了陣列中的層間漏電流，使垂直阻變存儲陣列的微縮能力達到5nm以下。研制成功的自對準自選通阻變器件同時也表現(xiàn)出優(yōu)良的阻變性能：漏電流<0.1pA，非線性比>1000，操作電流<1uA以及很好的保持特性和耐久性。 

　　VLSI國際研討會成立于1987年，是全球先進半導體與系統(tǒng)芯片學術發(fā)表盛會，是國際微電子領域的頂級會議，與IEDM和ISSCC并稱微電子技術領域的“奧林匹克盛會”。VLSI國際研討會只接收極具應用前景的創(chuàng)新性研究成果，Intel、IBM等公司的許多核心技術都是在VLSI國際研討會上首次披露的。 

　　（1）四層3D VRRAM陣列的TEM 圖以及4層 8×32 1Kbit陣列光學示意圖。垂直阻變器件基于TiN/TiO_x/HfO_x/Ru結構，具有自對準的選擇層。（2）自對準的自選擇器件的典型I-V 特性曲線。