自主開發(fā)3微米CMOS LSI全套工藝、0.8微米CMOS LSI全套工藝，用于專用集成電路制造
來源：【字號：大 中 小】
20世紀80年代末至90年代，正值我國微電子產(chǎn)業(yè)從技術(shù)探索向規(guī)模化制造轉(zhuǎn)型的關(guān)鍵時期。當時，國內(nèi)大規(guī)模集成電路的成品率長期低下，自主工藝能力薄弱，嚴重制約了專用集成電路（ASIC）的研發(fā)與應(yīng)用。面對這一局面，吳德馨先生帶領(lǐng)團隊自主開發(fā)成功3微米CMOS LSI全套工藝技術(shù)，并用于64K DRAM以及專用半專用集成電路的研究開發(fā)，并于1992年獲中國科學(xué)院科技進步二等獎。這一成套工藝的突破，為我國自主設(shè)計、自主制造專用集成電路提供了可行的工藝平臺，填補了當時國內(nèi)在CMOS大規(guī)模集成電路制造能力上的空白。
20世紀90年代進一步研究成功0.8微米CMOS LSI全套工藝技術(shù)，標志著我國在深亞微米集成電路工藝領(lǐng)域邁出了關(guān)鍵一步。0.8微米工藝在當時屬于國際主流技術(shù)水平，該套工藝的成功開發(fā)，使我國具備了制造更高集成度、更高性能專用集成電路的能力。該成果榮獲1996年中國科學(xué)院科技進步一等獎和1997年國家科技進步二等獎。
國家科技進步二等獎證書
© 中國科學(xué)院微電子研究所 版權(quán)所有